Zusammenfassung
Bei der Simulation unscharfer Logik auf konventionellen Digitalrechnern müssen die Verknüpfungsoperatoren durch Programmieranweisungen nachgebildet werden. Eine Realzeitverarbeitung führt leicht zu sehr hohen Anforderungen an die Rechengeschwindigkeit der Hardware. So muß bei Vorgabe eines unscharfen Reglers nach Kapitel 8.2 mit zwei Eingangsgrößen, einer Ausgangsgröße sowie einer Regelbank mit sieben Regeln je nach Typ des verwendeten Mikroprozessors mit einer Anzahl von circa 20000 Zykluszeiten gerechnet werden, um den Stellwert zu berechnen; die Zykluszeit soll dabei die mittlere Abarbeitungszeit einer einfachen Zuweisung angeben. Die Rechengeschwindigkeit wird von modernen Prozessoren, insbesondere bei Parallelbetrieb, zwar erreicht, ihr Einsatz ist aber nicht immer sinnvoll, weil eine Vielzahl der implementierten Funktionen ungenutzt bleibt. Dies führt zu einem geringen Preis-Leistungsverhältnis.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Author information
Authors and Affiliations
Rights and permissions
Copyright information
© 1993 Springer-Verlag Berlin Heidelberg
About this chapter
Cite this chapter
Bothe, HH. (1993). Hardwarerealisierung eines unscharfen Reglers. In: Fuzzy Logic. Springer-Lehrbuch. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-662-21929-4_10
Download citation
DOI: https://doi.org/10.1007/978-3-662-21929-4_10
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-56166-8
Online ISBN: 978-3-662-21929-4
eBook Packages: Springer Book Archive