VHDL-A — Erste Erfahrungen mit dem neuen Sprachstandard

Kurzfassung

Die Modellbeschreibungssprache VHDL-A (IEEE PAR 1076.1), die analoge Erwei- terung von VHDL, soil die werkzeugunabhängige Modellierung gemischter Systeme ermÖglichen. In diesem Beitrag wird über die Erfahrungen berichtet, die dabei mit einem Werkzeugprototypen gemacht wurden. Es hat sich dabei erneut gezeigt, daß die Sprache für die Modellierung speziell von Steuer- und Regelsystemen grundsätzlich gut geeignet ist. Allerdings konnte der eingesetzte Prototyp derzeit nur einen begrenzten Teil des Sprachumfangs abdecken. Weitere kritische Anmer- kungen beziehen sich auf die Unterstützung der Modellierung sowie die Simulation selbst.