Skip to main content
SpringerLink
Log in

Entwurf von Speicherbaugruppen und Speichern

  • Chapter
Mikroelektronische Speicher

  • 64 Accesses

Zusammenfassung

In diesem Kapitel wird in den ersten drei Abschnitten der logisch funktionelle Aufbau einiger typischer Speicheranwendungen beschrieben (ROM-, SRAM- und DRAM-Speicher). Einige in sämtlichen Speichertypen notwendige logische Funktionen wie Wort- und Kapazitätserweiterung sind nur am Beispiel des ROM-Speichers erläutert. Der abschließende vierte Abschnitt befaßt sich mit verschiedenen Maßnahmen zur Datensicherung in einem Speicher, sowohl off-line, d.h. im Zustand der Prüfung (z.B. nach einer Reparatur oder während einer zyklischen Wartung), als auch on-line, d.h. im laufenden Betrieb. Anstelle “off-line”-Datensi-cherung ist hier der Begriff “nicht schritthaltend” und an Stelle “on-line” der Ausdruck “schritthaltend” gewählt. Als Mittel zur off-line Datensicherung werden verschiedene Testalgorithmen beschrieben, während nachfolgend einige fehlertolerante Binärcodes zur on-line Datensicherung vorgestellt werden. Schließlich wird auf die Zuverlässigkeit der Speicher eingegangen.

This is a preview of subscription content, log in via an institution to check access.

Access this chapter

Log in via an institution
Chapter
USD 29.95
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
eBook
USD 49.99
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
Softcover Book
USD 59.99
Price excludes VAT (USA)
  • Compact, lightweight edition
  • Dispatched in 3 to 5 business days
  • Free shipping worldwide - see info

Tax calculation will be finalised at checkout

Purchases are for personal use only

Institutional subscriptions

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literaturverzeichnis

  1. Technische Beschreibung Systemplatine EC 1834. Robotron BWK, BWS; CC039 1.13.120020.0/61, 1986.

    Google Scholar 

  2. Seifart. M.:Digitale Schaltungen. 3.Auflage, Verlag Technik, Berlin 1988.

    Google Scholar 

  3. Liebig, H.: Rechnerorganisation. Springer Verlag, Berlin 1976.

    MATH  Google Scholar 

  4. Intel Memory Components Handbook, 1984.

    Google Scholar 

  5. Möschwitzer, A.; Rößler, F.: VLSI-Systeme. Verlag Technik, Berlin 1988.

    Google Scholar 

  6. Cimander, W.; Stürz, H.: Automaten. Verlag Technik, Berlin 1972.

    Google Scholar 

  7. Schiemangk, H.: Virtuelle Speicher. Schriftenreihe Informationsverarbeitung, Teubner Verlagsgesellschaft, Leipzig 1978.

    Google Scholar 

  8. Bliklen. H.: Cache-Tag-RAMs vereinfachen Cache-Speicher-Entwurf. elektronik industrie (1987)11, S. 48-52.

    Google Scholar 

  9. Gandhi, S.: Cache-Contoller auf einem Chip. Elektronik 37(1988)2, S.54–60.

    MathSciNet  Google Scholar 

  10. De Vane, C.J.; Lidington, G.: Boost processor performance with two-level-cache memory. Electronic design 36(1988)13, S.97.

    Google Scholar 

  11. Gandhi;, S.: Cache-Konzepte erweitern den Flaschenhals. Elektronik 36(1987)12, S. 54–58.

    Google Scholar 

  12. Saratoga Semiconductor BICMOS Data Book 1988.

    Google Scholar 

  13. Wyman, C.; King, R.: Systemleistung mit synchronen SRAMs steigern. Elektronik 38(1989)2, 92–94.

    Google Scholar 

  14. Jay, C.; Spesard, K: Use logic cell array to control a large FIFO buffer. Electronic design 36(1988)11, S.113–117.

    Google Scholar 

  15. Christoph, J.; Härtig, H.; Krause. T.: Schneller Zugriff zum Arbeitsspeicher. Elekrtonik 33(1984)13, S.65–67.

    Google Scholar 

  16. Margulis, N.: Design a DRAM memory bank for the 80386. Electronic design 37(1989)2, S.113.

    MathSciNet  Google Scholar 

  17. Wratil. B.; Bemm, G.: Betrieb dynamischer Speicher ohne Wartezyklen. Elektronik 29(1980)19, S. 107–111.

    Google Scholar 

  18. Amitai, Z: 1Mbit DRAM-controller shuns complex timing and protocol to streamline high speed systems. Electronic Design 34(1986)10, S.239–244.

    Google Scholar 

  19. Moorwood, A.: Alle Steuerfuktionen integriert. Elektronik 38(1989)2, S. 98–104.

    Google Scholar 

  20. Altnether, J.: Better processor performance via global memory. Computer Design (1982)January, S. 57-63.

    Google Scholar 

  21. Intel Memory Components Handbook, 1988.

    Google Scholar 

  22. 13. Mikroelektronik-Bauelemente-Symposium 1989. Frankfurt(O), Band 5.

    Google Scholar 

  23. Wagner, M.: Blocksicherungsverfahren für Schreib/Lesespeicher. TU-München, Diss. 1988.

    Google Scholar 

  24. Rathmer, K.: Der wirkungsvolle Speichertest unter Betriebsbedingungen. Elektronik 28(1979)22, S.41–46.

    Google Scholar 

  25. Veenstra, P.K.; Beenker, F.P.M.; Koomen. J.J.M.: Testing of random access memories, theory and practic. Proceedings IEEE 135(1988)1, S.24–28.

    Google Scholar 

  26. Normann, B.: Cut memory device failures by pattern-testing chips. Electronic design (1988)May, S.103-106.

    Google Scholar 

  27. Guidry, M.R.; Lo, T.C.: An integrated test concept for switched-capacitor dynamic MOS-RAMs. IEEE Journal of Solide-State Circuits 12(1977)6, S. 693–703.

    Article  Google Scholar 

  28. Papachristou, C.A.; Sahgal, N.B.: An improved method for detecting functional faults in semiconductor RAMs. IEEETrans. on Comp. C-34(1985)2, S.110–116.

    Article  Google Scholar 

  29. Suk, D.S.; Ready, S.M.: A march test for functional faults in semiconductor RAMs. IEEE Trans. on Comp. 30(1981)12, S.982–985.

    Article  Google Scholar 

  30. Nair, R.; Thatte, SM.; Abraham, J.A.: Efficient algorithms for testing semiconductor RAMs. IEEE Trans. on Comp. C-27(1978)6, S.572–576.

    Article  MathSciNet  Google Scholar 

  31. Saluja, K.K.; Kinoshita, K.: Test pattern generation for API faults in RAMs. IEEE Trans. on Comp. C-34(1985)3, S.284–287.

    Article  Google Scholar 

  32. David, R.; Fuentes, A.; Courtois, B.: Random pattern testing versus deterministic testing of RAMs. IEEE Trans. on Comp. 38(1989)5, S.637–650.

    Article  Google Scholar 

  33. Voelkel, L.; Pliquett, J.: Signaturanalyse. Akademie-Verlag, Berlin 1988.

    Google Scholar 

  34. Comley, RA.: Error detection and correction for memories, microprocessors 2(1978)1, S. 29–33.

    Article  Google Scholar 

  35. Eglauer, A.: Fehlererkennung und-Korrektur in Halbleiterspeichern. Elektronik 34(1985)15, S. 53–58.

    Google Scholar 

  36. Petersen, W.W.: Prüfbare und korrigierbare Codes. Oldenburg Verlag 1967.

    Google Scholar 

  37. Reiss, W.: Fehlererkennung und Korrektur in dynamischen Speichersystemen. electronic industry (1988)10, S.28U.34.

    Google Scholar 

  38. Error Detecting and Correction Codes, Parti. Intel Aplication Note AP-46, Intel Corporation 1979.

    Google Scholar 

  39. Technische Zuverlässigkeit. Messeschmidt-Bölkow-Blom GmbH, München. Springer-Verlag 1971.

    Google Scholar 

  40. Levine, L.; Mayers, W.: Semiconductor memory reliability with error detecting and correcting codes. Computer (1976)October, S.43-50.

    Google Scholar 

  41. Marston, D.: ECC#2 memory systems reliability with ECC. Intel Aplication Note AP-73. Intel Corporation, Santa Clara 1980.

    Google Scholar 

Download references

Author information

Authors and Affiliations

  1. Alcatel Austria-Elin Forschungszentrum, Wien, Österreich

    Dr.-Ing. habil. Dietrich Rhein

  2. CSD Computer-Systemdienste, Chemnitz, Deutschland

    Dipl.-Ing. Heinz Freitag

Authors
  1. Dr.-Ing. habil. Dietrich Rhein
    View author publications

    You can also search for this author in PubMed Google Scholar

  2. Dipl.-Ing. Heinz Freitag
    View author publications

    You can also search for this author in PubMed Google Scholar

Rights and permissions

Reprints and permissions

Copyright information

© 1992 Springer-Verlag/Wien

About this chapter

Cite this chapter

Rhein, D., Freitag, H. (1992). Entwurf von Speicherbaugruppen und Speichern. In: Mikroelektronische Speicher. Springer, Vienna. https://doi.org/10.1007/978-3-7091-9214-6_7

Download citation

  • DOI: https://doi.org/10.1007/978-3-7091-9214-6_7

  • Publisher Name: Springer, Vienna

  • Print ISBN: 978-3-211-82354-5

  • Online ISBN: 978-3-7091-9214-6

  • eBook Packages: Springer Book Archive

Publish with us

Policies and ethics

Search

Navigation