Zusammenfassung
Wie in der Einleitung bereits angerissen wurde, hängen die Möglichkeiten einer parallelen Abarbeitung stark von den Gegebenheiten der benutzten Hardware ab. Wir wollen in diesem Kapitel daher den prinzipiellen Aufbau von Parallelrechnern behandeln, auf die die auf Programmebene gegebene Parallelität abgebildet werden kann, um eine tatsächlich gleichzeitige Abarbeitung verschiedener Programmteile zu erreichen. In den Abschnitten 2.1 und 2.2 beginnen wir mit einer kurzen Darstellung der innerhalb eines Prozessors zur Verfügung stehenden Möglichkeiten einer parallelen Verarbeitung. Hierbei wird deutlich, daß schon bei üblichen sequentiellen Rechnern eine Ausnutzung der verfügbaren Parallelität (auf Instruktionsebene) zu einer erheblichen Leistungssteigerung führen kann. Die weiteren Abschnitte des Kapitels sind Hardwarekomponenten von Parallelrechnern gewidmet. In den Abschnitten 2.3 und 2.4 gehen wir auf die Kontroll- und Speicherorganisation von Parallelrechnern ein, indem wir zum einen die Flynnsche Klassifizierung einführen und zum anderen Rechner mit verteiltem und Rechner mit gemeinsamem Speicher einander gegenüberstellen.
This is a preview of subscription content, log in via an institution.
Buying options
Tax calculation will be finalised at checkout
Purchases are for personal use only
Learn about institutional subscriptionsPreview
Unable to display preview. Download preview PDF.
Author information
Authors and Affiliations
Rights and permissions
Copyright information
© 2000 Springer-Verlag Berlin Heidelberg
About this chapter
Cite this chapter
Rauber, T., Rünger, G. (2000). Architektur von Parallelrechnern. In: Parallele und verteilte Programmierung. Springer-Lehrbuch. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-662-09196-8_2
Download citation
DOI: https://doi.org/10.1007/978-3-662-09196-8_2
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-66009-5
Online ISBN: 978-3-662-09196-8
eBook Packages: Springer Book Archive