Zusammenfassung
Eine Realisierung der beschriebenen flagorientierten Assoziativspeicher als integrierte Schaltkreise ist bedingt durch die technologischen Randbedingungen (Chipfläche, Strukturgrößen u.ä) nur mit einer begrenzten Kapazität möglich. Zur Realisierung von Assoziativspeicheranordnungen mit erhöhter Speicherkapazität, die durch den Umfang und/oder Wortlänge abspeicherbarer Daten charakterisiert wird, sind Mechanismen in den Speicherbausteinen zur Kaskadierung gleichartiger Moduln (Bausteine) vorzusehen.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Author information
Authors and Affiliations
Rights and permissions
Copyright information
© 1990 Springer-Verlag Berlin Heidelberg
About this chapter
Cite this chapter
Tavangarian, D. (1990). Kaskadierung flagorientierter Assoziativspeicher. In: Flagorientierte Assoziativspeicher und -prozessoren. Informatik-Fachberichte, vol 240. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-84171-2_6
Download citation
DOI: https://doi.org/10.1007/978-3-642-84171-2_6
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-52487-8
Online ISBN: 978-3-642-84171-2
eBook Packages: Springer Book Archive