Techniken zur Simulation sehr großer Netzwerke

Zusammenfassung

Die in den vorhergehenden Kapiteln behandelten Verfahren sind für die Simulation sehr großer Netzwerke, wie sie durch die Modellierung integrierter digitaler Schaltungen aufgestellt werden können, nicht geeignet. Eine Circuit-Simulation von Schaltungen mit mehr als 500 bis 1000 Transistoren kann auf einem heute üblichen Großrechner nicht mehr mit vertretbarem Aufwand durchgeführt werden, da sowohl die benötigte Rechenzeit, als auch der benötigte Speicherplatz in der Regel nicht zur Verfügung stehen. Aus diesem Grund wurden in den letzten Jahren neue Simulationsverfahren entwickelt, die in den folgenden Kapiteln näher beschrieben werden. Beim Vergleich dieser Verfahren fällt auf, daß immer wieder die gleichen Techniken zugrundegelegt werden, um die Komplexität des Problems zu reduzieren, nämlich: Partitionierung des Netzwerks, beziehungsweise der Netzwerkgleichungen, Verwendung iterativer Verfahren zur Gleichungslösung, Makromodellierung von Teilnetzwerken und Ausnutzen des Latenz-Prinzips bei der Simulation einer Schaltung. Da zu erwarten ist, daß auch Verfahren, die in der Zukunft entwickelt werden, von diesen Prinzipien Gebrauch machen, werden die genannten Techniken im vorliegenden Kapitel ausführlich behandelt.