Abstract
Um den Zeitaufwand für die Entwicklung neuronaler Applikationen verringern und die Anwendungsforschung weiter vorantreiben zu können, hat ZFE den Neurocomputer SYNAPSE-1 gebaut. SYNAPSE-1 bezieht seine Leistungsfahigkeit (peak performance 5,1 · 109 Verbindungen bzw. Multiplikationen und Additionen pro Sekunde) aus einer skalierbaren Multi-Prozessor- und -Speicherarchitektur und aus dem selbst entwickelten Neuro-Signalprozessor MA16 (full custom VLSI, 1μm CMOS, 610 000 Transistoren), welcher die rechenintensiven Operationen der neuronalen Algorithmen ausführt. SYNAPSE-1 besteht hardwareseitig aus 4 Boards: einem mit 8 MA16 bestückten Board, einem ’Data Unit’-Board, welches die restlichen, nicht-rechenintensiven neuronalen Operationen ausführt, einer Speicherplatine hoher Bandbreite für die Gewichte und einer Controller-Platine für Steuerung und Koordination der anderen Boards. Die Kommunikation mit Host-Workstation und spezialisierten Ein-/Ausgabeeinheiten (z.B. frame grabber) wird von Controller und Data Unit über den VME-Bus abgewickelt (Data und Control Unit wurden in Kooperation mit Prof. Männer, Universität Mannheim, entwickelt).
SYNAPSE1-1 wird vervollständigt durch mehrere Firmware/Software-Schichten. Beginnend bei den Mikroprogrammen des Sequencers auf der Control Unit reichen sie über die Betriebssoftware für die 68040-CPUs auf Control und Data Unit bis hin zu der auf der Host-Workstation zur Verfügung stehenden neural Algorithms Programming Language, die den Anwender bei der Synthese seiner Algorithmen aus rechenintensiven und nicht-rechenintensiven Operationen unterstützt. nAPL ist eingebettet in C++ und im wesentlichen realisiert als Klassenbibliothek. Dieser objekt-orientierte Ansatz gewährleistet eine enge Anbindung an SENN++, der bei ZFE entwickelten Software-Simulationsumgebung für neuronale Netze.
Der Neurocomputer SYNAPSE-1 vereint ein hohes Maß an Flexibilität mit bisher unerreichter Rechengeschwindigkeit. Bei Benchmark-Tests wurde im Vergleich mit einer SUN SparcStation 2 ein Beschleunigungsfaktor von 8000 ermittelt. Neben neuronalen Algorithmen (einschließlich Lernphase) konnen auch Operationen der klassischen Bild- und Signalverarbeitung sehr schnell ausgeführt werden.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1993 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Ramacher, U. et al. (1993). Multiprozessor- und Speicher-Architektur des Neurocomputer SYNAPSE-1. In: Spies, P.P. (eds) Europäischer Informatik Kongreß Architektur von Rechensystemen Euro-ARCH ’93. Informatik aktuell. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-78565-8_11
Download citation
DOI: https://doi.org/10.1007/978-3-642-78565-8_11
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-57315-9
Online ISBN: 978-3-642-78565-8
eBook Packages: Springer Book Archive