Advertisement

Parallele Vorverarbeitungschritte für die verteilte Logiksimulation

  • Philipp Lanchès
  • U. G. Baitinger
Conference paper
Part of the Informatik aktuell book series (INFORMAT)

Kurzfassung

In diesem Artikel werden Methoden beschrieben, die zur Leistungssteigerung paralleler Logiksimulationsverfahren auf MIMD’Parallelrechnern dienen. Es handelt sich dabei einerseits um die Netzlistenvorverarbeitung, die auch bei sequentiellen Simulatoren angewendet wird. Weiterhin werden Verfahren zur Partitionierung der Schaltung und zur Berechnung einer für ein Simulationsexperiment optimierten Topologie bei konfigurierbaren Parallelrechnern beschrieben. Die vorgestellten Verfahren sind selbst mit parallelen Algorithmen implementiert, die auf demselben MIMD-Rechner ablaufen, wie die Simulation.

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur

  1. [Bok88]
    S.H. Bokhari. Partitioning Problems in Parallel, Pipelined, and Distributed Computing. IEEE Transactions on Computers, 37(l):48–57, January 1988.MathSciNetCrossRefGoogle Scholar
  2. [Cap89]
    Peter C. Capon. Experiments in Algorithmic Parallelism. In Applying Transputer — Based Parallel Machines. IOS Press, 1989.Google Scholar
  3. [Fuj90]
    Richard M. Fujimoto. Parallel Discrete Event Simulation. Communication of the ACM, 33(10):31–53, Okt. 1990.Google Scholar
  4. [KGV83]
    S. Kirkpatrick, C.D. Gelatt, und M.P. Vecchi. Optimization by Simulated Annealing. Science, 220(4598):45–54, Mai 1983.MathSciNetCrossRefGoogle Scholar
  5. [Lan91]
    Ph. Lanchès. Konfigurierbare Transputernetze als CAD-Akzeleratoren. In R. Grebe und C. Ziemann (Hrsg.), Parallele Datenverarbeitung mit dem Transputer: Proc. 2. Transputer-Anwender-Treffen TAT90, Aachen, September 1990, S. 285–292, Berlin, 1991. Springer.Google Scholar
  6. [LB92]
    Ph. Lanchès und U. G. Baitinger. A Parallel Evaluation Environment for Distributed Logic Simulation. In John Stephenson (Hrsg.), Modelling and Simulation 1992, Proc. of the 1992 European Simulation Multiconference, S. 465–469, San Diego, CA, Juni 1992. SCS International.Google Scholar
  7. [SUM87]
    Steven P. Smith, Bill Underwood, und M. R. Mercer. An Analysis of Several Approaches to Circuit Partitionning for Parallel Logic Simulation. In Proc. IEEE International Conference on Computer Design, VLSI in Computers, S. 664–667, Los Angeles, California, 1987. CS Press.Google Scholar
  8. [TSP90]
    S. Tampwekar, D.S. Shukla und A. Paulrai. LiBRA — A Load Balancing Tool for a Reconfigurable Parallel Computer. In H. Zedan (Hrsg.), Real Time Systems with Transputers, S. 95–107. IOS Press, 1990.Google Scholar
  9. [WCF90]
    E.E. Witte, R.D. Chamberlain und M.A. Franklin. Task Assigment by Parallel Simulated Annealing. In IEEE ICCD: VLSI in Computers, S. 74–77, 1990.Google Scholar

Copyright information

© Springer-Verlag Berlin Heidelberg 1993

Authors and Affiliations

  • Philipp Lanchès
    • 1
  • U. G. Baitinger
    • 1
  1. 1.Institut für Parallele und Verteilte Höchstleistungsrechner (IPVR), Fakultät InformatikUniversität StuttgartStuttgart 80Deutschland

Personalised recommendations