Zusammenfassung
Die ETA 10 Rechnerserie von CONTROL DATA ist eine Familie von Vektorrechnersystemen mit bis zu acht Prozessoren. Der Rechner ist erstmalig in dieser Leistungsklasse ganz aus CMOS Komponenten aufgebaut. Die CPU-Architektur garantiert hohe Vektorisierung durch mikroskopische Parallelverarbeitung. Der Systementwurf gestattet die gleichzeitige Verwendung von schneller SRAM und hochintegrierter DRAM Speichertechnologie in einer zweistufigen Speicherhierarchie mit lokalem und globalem Hauptspeicher sowie virtueller Speicherverwaltung. Der globale Hauptspeicher dient bei synchroner und asynchroner Parallelverarbeitung als Shared Memory mehreren Prozessoren. Die lose Kopplung der Einzelprozessoren führt zu effizienter Parallelisierung makroskopischer Tasks mit geringen Systemverlusten.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1989 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Bez, W. (1989). Die Architektur der ETA 10. In: Meuer, H.W. (eds) Supercomputer ’89. Informatik-Fachberichte, vol 211. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-74844-8_5
Download citation
DOI: https://doi.org/10.1007/978-3-642-74844-8_5
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-51310-0
Online ISBN: 978-3-642-74844-8
eBook Packages: Springer Book Archive