Kurzfassung
Die Kosten für die Testvorbereitung, Testerzeugung und Testdurchführung wachsen überproportional mit der Komplexität anwendungsspezifischer Schaltungen, und die Teststrategie sollte daher bereits in einer sehr frühen Phase des Schaltungsentwurfs festgelegt und berücksichtig werden. In diesem Artikel werden logische Grundzellen und Algorithmen zur Unterstützung des pseudo-erschöpfenden Tests vorgestellt. Diese Teststrategie hat den Vorteil, daß die äußerst rechenzeitaufwendige Testmustererzeugung entfällt und zugleich eine vollständige Fehlererfassung auf Gatterebene garantiert ist. Die vorgestellten Grundzellen dienen der Zerlegung der Gesamtschaltung in erschöpfend testbare Teile, die präsentierten Algorithmen sollen diese Segmentierungszellen so plazieren, daß der Mehraufwand an Silizium gering bleibt. Hierzu wurden Varianten sogenannter “Hill-Climbing” und “Simulated-Annealing”-Verfahren entwickelt.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Literatur
Aker85 Akers, S.B.: On the Use of Linear Sums in Exhaustive Testing; FTCS 85 (IEEE)
Williams, M.J.Y.; Angell, J.B.: Enhancing Testability of Large-Scale Integrated Circuits viaTest Points and Additional Logic; IEEE Trans. Comp., Vol. C-22, Nr. 1, 1973
Archambeau, E.C: Network Segmentation for Pseudo-Exhaustive Testing; CRC Technical Report No. 85–10, Stanford, July 1985
B. Behrens: Entwurf von Grundzellen für einen Silicon-Compiler zur Unterstützung des pseudoerschöpfenden Tests; Diplomarbeit am Institut für Rechnerentwurf und Fehlertoleranz, Universität Karlsruhe, 1988
Brglez, F.; et al.: Accelerated ATPG and fault grading via testability analysis; Proceedings ISCAS 85, Kyoto 1985
Feller, W.: An Introduction to Probability Theory and Its Applications; 2nd Edition, vol. 1&2, New York, London, Sydney, 1965
Fujiwara, H.: Logic Testing and Design for Testability; The MIT Press, 1985
Kornas, F.: Untersuchungen und Implementierung von Algorithmen zur Unterstützung des pseudo erschöpfenden Selbsttests; Diplomarbeit am Institut für Rechnerentwurf und Fehlertoleranz, Universität Karlsruhe, 1987
Kirkpatrick, S.; Gelatt, C. D., Jr.; Vecchi, M. P.: Optimization by Simulated Annealing; Science, Vol. 220, No. 4598, May 1983
Koenemann, B. et al.: Built-in Logik Block Observation Techniques; Proc. Test Conference, Cherry Hill 1979, New Jersey
Laarhoven, P. J. M.; Aarts, E. H. L.: Simulated Annealing: Theory and Applications; Dordrecht, Boston, Lancaster, Tokyo 1987
McQuskey, E.J., Bozorgui-Nesbat, S.: Design for Autonomous Test; IEEE Trans, on Circuits and Systems, Vol. Cas-28, No. 11, November 1981
McCluskey, E.J.: Verification Testing — A Pseudoexhaustive Test Technique; IEEE Trans, on Computers, Vol. c-33, No.6, June 1984
McCluskey, E.J.: A Survey of Design for Testability Scan Techniques; in: VLSI Design, Dec. 1984
McCluskey, E.J.: Logic Design Principles; Prentice-Hall, 1986
McCluskey JE. J.; Shperling, I.: Circuit Segmentation for Pseudo-Exhaustive Testing via Simulated Annealing; CRC Technical Report No. 87–315, Stanford, February 1987
Metropolis, N.; Rosenbluth, A.; Rosenbluth, M.; Teller, A.; Teller, E.: Equation of State Calculations by Fast Computing Machines, J. of Chem. Physics, No. 21, 1953, pp. 1087–1092
Patashnik, O.: Circuit Segmentation for Pseudo-Exhaustive Testing; CRC Technical Report No. 83–14, Stanford, October 1983
Roberts, M.W., Lala, M. Sc.: An Algorithm for the Partitioning of logic circuits; BEE Proceedings, Vol. 131, Pt.E., No.4, July 1984
Wang, L.T., McCluskey, E.J.: Circuits for Pseudo-Exhaustive Test Pattern Generation; International Test Conference 1986, Paper 1.3.
H.-J. Wunderlich: Probabilistische Verfahren für den Test hochintegrierter Schaltungen; Dissertation, Informatik-Fachberichte 140, Springer-Verlag 1987
H.-J. Wunderlich: On Computing Optimized Input Probabilites for Random Tests, in: Proc. 24th Design Automation Conference, 1987, Miami Beach
H.-J. Wunderlich: Self Test Using Unequiprobable Random Pattems in: International Symposium on Fault-Tolerant Computing, FTCS-17, 1987, Pittsburgh
H.-J. Wunderlich; S. Hellebrand: Generating Pattern Sequences for the Pseudo-Exhaustive Test of MOS-Circuits; in: International Symposium on Fault-Tolerant Computing, FTCS-18, 1988, Tokyo
Author information
Authors and Affiliations
Editor information
Editors and Affiliations
Rights and permissions
Copyright information
© 1988 Springer-Verlag Berlin Heidelberg
About this paper
Cite this paper
Hellebrand, S., Wunderlich, HJ. (1988). Automatisierung des Entwurfs vollständig testbarer Schaltungen. In: Valk, R. (eds) GI — 18. Jahrestagung II. Informatik-Fachberichte, vol 188. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-74135-7_10
Download citation
DOI: https://doi.org/10.1007/978-3-642-74135-7_10
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-50360-6
Online ISBN: 978-3-642-74135-7
eBook Packages: Springer Book Archive