Advertisement

Halbleiter- und Verbindungstechnologien (Packaging) in der IBM Deutschland

Aspekte der Entwicklung und Produktion
  • Peter Ehret

Kurzfassung

Die Verarbeitungsgeschwindigkeit eines DV-Systems wird wesentlich von der Halbleiter- und Packaging-Technologie bestimmt. Die jeweils angestrebte Schaltkreisdichte und Geschwindigkeit wird sowohl von dem Anwendungsziel als auch von den Grenzen der Prozeßtechnik und den Kühlungsmöglichkeiten beeinflußt. Verbesserungen in der Entwurfstechnik, bessere Beherrschbarkeit der Halbleiterprozesse und ein detailliertes Verständnis der Defektursachen bei immer kleiner werdenden Dimensionen haben den außerordentlichen Produktivitätszuwachs bei Halbleiterkomponenten bewirkt. Unterstützt durch eine den jeweiligen Anforderungen angepaßte Packaging-Technologie sind optimale Lösungen auf Systemebene in allen Leistungsbereichen möglich geworden.

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur

  1. Ackermann, G.K., Kröll, K.: Threshold voltage of narrow channel field effect transistors. Solid state electronic Vol. 19, S. 77–81, 1976CrossRefGoogle Scholar
  2. Baier, E., Clemen, R., Haug, W., Fischer, W., Müller, R., Löhlein, W., Barsuhn, H.: A 256 K NMOS DRAM. IEEE Digest of Technical Papers, S. 274-275, 1984Google Scholar
  3. Baitinger, K.G., Remshardt, R.: A high performance low power 1048-Bit memory in Mosfet Technology and its application. IEEE J. Solid State Circuits SC 11, S. 352–359, 1976CrossRefGoogle Scholar
  4. Berger, H., Wiedmann, S.K.: Small Size, Low-Power bipolar memory cell. ISSCC Digest of Technical Papers XIV, S. 18–19, 1971Google Scholar
  5. Berger, H., Wiedmann, S.K.: Merged Transistor Logic — A low cost bipolar concept. ISSCC Digest of Technical Papers 15, S. 90–91, 1972Google Scholar
  6. Berger, H., Wiedmann, S.K.: Super-Integrated Bipolar Memory Shares Functions of Diffused Islands. Electronics 25, S. 83–86, 1972Google Scholar
  7. Berger, H., Wiedmann, S.K.: Advanced Merged Transistor Logic by Using Schottky Junctions. Microelectronics 7, S. 35–42, 1976Google Scholar
  8. Bilger, H., Haug, W.: Low Level NMOS Logic. NTG Fachberichte, S. 167-169Google Scholar
  9. Bleher, H., Folberth, O.H.: Grenzen der Digitalen Hableitertechnik. Nachrichtentechnische Zeitschrift, S. 307-314, 1977Google Scholar
  10. Haug, W., Schnadt, R.: The Twin Cell for a New Dynamic Storage Approach in Three 18 K FET RAM Chips. ESSCIRC Digest of Technical Papers, S. 161-163, 1980Google Scholar
  11. Heuber, K., Klein, W., Wiedmann, S. K.: A 16K Static MtI I2 L Memory Chip. ISSCC Digest of Technical Papers XXIII, S. 222–223, 1980Google Scholar
  12. Klein, K., Miersch, E., Remshardt, R., Schettler, H., Schulz, U., Zülke, R.: A Study on Bipolar VLSI Gate-Arrays Assuming Four Layers of Metal. ICCC Journal of Solid State Circuits, Vol SC-17, NO.3, 1982Google Scholar
  13. Klein, K., Schulz, U., Zülke, R.: Automatische Platzzuordnung und Verdrahtung von Schaltkreisen auf einem “VLSI Gate Array”. NTG Fachberichte, S. 66-99, 1982Google Scholar
  14. Kröll, K.: Parasitic SCR Between a Schottky Diode and an Adjacent Transistor. Solid State Electronics Vol 19, S. 711–714, 1976 ESSDIRC (1975)CrossRefGoogle Scholar
  15. Kröll, K.: Geometry Effects on Field Effect Transistors. ESSDIRC, 1973Google Scholar
  16. Kulcke, W.: Lithographische Verfahren. NTG Fachberichte, S. 81-82, 1982Google Scholar
  17. Mcleod, M., Vogel, A., Wagner, O.: A New Method for Improved Delay Characterization of VLSI Logic. Proceedings ESSCIRC 1982, Brussels, Sept. 1982.Google Scholar
  18. Moritz, H.: Optical Single Layer Lift-Off Process. IEEE Trans. O.E.D. 32/3, S. 672–676, 1985CrossRefGoogle Scholar
  19. Schmit, B.: Testing of IBM 4300 Multichip Processor Modules. Eurocon Stuttgart, Reprints-North Holland Publishing Co., S. 135-137, 1980Google Scholar
  20. Spiro, H., “Simulation Integrierter Schaltungen durch universelle Rechnerprogramme”, Oldenbourg Verlag München Wien 1985Google Scholar
  21. Wiedmann, S. K.: High-Density Static Bipolar Memory. ISSCC Digest of Technical Papers XVI, S. 56–57, 1973Google Scholar

Copyright information

© Springer-Verlag Berlin Heidelberg 1986

Authors and Affiliations

  • Peter Ehret

There are no affiliations available

Personalised recommendations