Skip to main content
SpringerLink
Log in

Halbleiter- und Verbindungstechnologien (Packaging) in der IBM Deutschland

Aspekte der Entwicklung und Produktion

  • Chapter
Datentechnik im Wandel

  • 65 Accesses

Kurzfassung

Die Verarbeitungsgeschwindigkeit eines DV-Systems wird wesentlich von der Halbleiter- und Packaging-Technologie bestimmt. Die jeweils angestrebte Schaltkreisdichte und Geschwindigkeit wird sowohl von dem Anwendungsziel als auch von den Grenzen der Prozeßtechnik und den Kühlungsmöglichkeiten beeinflußt. Verbesserungen in der Entwurfstechnik, bessere Beherrschbarkeit der Halbleiterprozesse und ein detailliertes Verständnis der Defektursachen bei immer kleiner werdenden Dimensionen haben den außerordentlichen Produktivitätszuwachs bei Halbleiterkomponenten bewirkt. Unterstützt durch eine den jeweiligen Anforderungen angepaßte Packaging-Technologie sind optimale Lösungen auf Systemebene in allen Leistungsbereichen möglich geworden.

This is a preview of subscription content, log in via an institution to check access.

Access this chapter

Log in via an institution
Chapter
USD 29.95
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
eBook
USD 54.99
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
Softcover Book
USD 69.99
Price excludes VAT (USA)
  • Compact, lightweight edition
  • Dispatched in 3 to 5 business days
  • Free shipping worldwide - see info

Tax calculation will be finalised at checkout

Purchases are for personal use only

Institutional subscriptions

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur

  • Ackermann, G.K., Kröll, K.: Threshold voltage of narrow channel field effect transistors. Solid state electronic Vol. 19, S. 77–81, 1976

    Article  Google Scholar 

  • Baier, E., Clemen, R., Haug, W., Fischer, W., Müller, R., Löhlein, W., Barsuhn, H.: A 256 K NMOS DRAM. IEEE Digest of Technical Papers, S. 274-275, 1984

    Google Scholar 

  • Baitinger, K.G., Remshardt, R.: A high performance low power 1048-Bit memory in Mosfet Technology and its application. IEEE J. Solid State Circuits SC 11, S. 352–359, 1976

    Article  Google Scholar 

  • Berger, H., Wiedmann, S.K.: Small Size, Low-Power bipolar memory cell. ISSCC Digest of Technical Papers XIV, S. 18–19, 1971

    Google Scholar 

  • Berger, H., Wiedmann, S.K.: Merged Transistor Logic — A low cost bipolar concept. ISSCC Digest of Technical Papers 15, S. 90–91, 1972

    Google Scholar 

  • Berger, H., Wiedmann, S.K.: Super-Integrated Bipolar Memory Shares Functions of Diffused Islands. Electronics 25, S. 83–86, 1972

    Google Scholar 

  • Berger, H., Wiedmann, S.K.: Advanced Merged Transistor Logic by Using Schottky Junctions. Microelectronics 7, S. 35–42, 1976

    Google Scholar 

  • Bilger, H., Haug, W.: Low Level NMOS Logic. NTG Fachberichte, S. 167-169

    Google Scholar 

  • Bleher, H., Folberth, O.H.: Grenzen der Digitalen Hableitertechnik. Nachrichtentechnische Zeitschrift, S. 307-314, 1977

    Google Scholar 

  • Haug, W., Schnadt, R.: The Twin Cell for a New Dynamic Storage Approach in Three 18 K FET RAM Chips. ESSCIRC Digest of Technical Papers, S. 161-163, 1980

    Google Scholar 

  • Heuber, K., Klein, W., Wiedmann, S. K.: A 16K Static MtI I2 L Memory Chip. ISSCC Digest of Technical Papers XXIII, S. 222–223, 1980

    Google Scholar 

  • Klein, K., Miersch, E., Remshardt, R., Schettler, H., Schulz, U., Zülke, R.: A Study on Bipolar VLSI Gate-Arrays Assuming Four Layers of Metal. ICCC Journal of Solid State Circuits, Vol SC-17, NO.3, 1982

    Google Scholar 

  • Klein, K., Schulz, U., Zülke, R.: Automatische Platzzuordnung und Verdrahtung von Schaltkreisen auf einem “VLSI Gate Array”. NTG Fachberichte, S. 66-99, 1982

    Google Scholar 

  • Kröll, K.: Parasitic SCR Between a Schottky Diode and an Adjacent Transistor. Solid State Electronics Vol 19, S. 711–714, 1976 ESSDIRC (1975)

    Article  Google Scholar 

  • Kröll, K.: Geometry Effects on Field Effect Transistors. ESSDIRC, 1973

    Google Scholar 

  • Kulcke, W.: Lithographische Verfahren. NTG Fachberichte, S. 81-82, 1982

    Google Scholar 

  • Mcleod, M., Vogel, A., Wagner, O.: A New Method for Improved Delay Characterization of VLSI Logic. Proceedings ESSCIRC 1982, Brussels, Sept. 1982.

    Google Scholar 

  • Moritz, H.: Optical Single Layer Lift-Off Process. IEEE Trans. O.E.D. 32/3, S. 672–676, 1985

    Article  Google Scholar 

  • Schmit, B.: Testing of IBM 4300 Multichip Processor Modules. Eurocon Stuttgart, Reprints-North Holland Publishing Co., S. 135-137, 1980

    Google Scholar 

  • Spiro, H., “Simulation Integrierter Schaltungen durch universelle Rechnerprogramme”, Oldenbourg Verlag München Wien 1985

    Google Scholar 

  • Wiedmann, S. K.: High-Density Static Bipolar Memory. ISSCC Digest of Technical Papers XVI, S. 56–57, 1973

    Google Scholar 

Download references

Authors
  1. Peter Ehret
    View author publications

    You can also search for this author in PubMed Google Scholar

Editor information

Editors and Affiliations

  1. IBM Deutschland GmbH Entwicklung und Forschung, Schönaicher Straße 220, 7030, Böblingen, Deutschland

    Walter E. Proebster (Direktor Wissenschaftlich-Technische Verbindungen) (Direktor Wissenschaftlich-Technische Verbindungen)

Rights and permissions

Reprints and permissions

Copyright information

© 1986 Springer-Verlag Berlin Heidelberg

About this chapter

Cite this chapter

Ehret, P. (1986). Halbleiter- und Verbindungstechnologien (Packaging) in der IBM Deutschland. In: Proebster, W.E. (eds) Datentechnik im Wandel. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-71123-7_7

Download citation

  • DOI: https://doi.org/10.1007/978-3-642-71123-7_7

  • Publisher Name: Springer, Berlin, Heidelberg

  • Print ISBN: 978-3-540-16387-9

  • Online ISBN: 978-3-642-71123-7

  • eBook Packages: Springer Book Archive

Publish with us

Policies and ethics

Search

Navigation