Advertisement

Über die logisch-topologische Entwurfsebene bei der Konstruktion großer integrierter Schaltkreise

  • Günter Hotz
Part of the Informatik-Fachberichte book series (INFORMATIK, volume 89)

Zusammenfassung

Chips, die Träger großer Schaltkreise, sind physikalische Objekte mit einer mehr oder weniger regelmäßigen Struktur. Sie sind wie Städte, zwar dreidimensionale Objekte, aber doch im wesentlichen von zweidimensionalem Charakter. Im Vergleich zu der Anzahl von Häusertypen sind nur wenige Grundzellen auf dem Chip plaziert und mit Versorgungsleitungen auf verschiedenen Ebenen verbunden. So wie man Städte als physikalische Objekte in allen Details beschreiben kann, aber auch schematisch an verschiedenen Aspekten funktional orientiert, so kann man dies auch für Chips tun. Ein Beispiel einer schematischen Beschreibung ist z.B. ein Verkehrsliniendiagramm. Wir wollen uns hier für eine Beschreibungsebene des Chips interessieren, die seine Logik vollständig enthält. Darüber hinaus soll diese Beschreibung auch wesentliche Informationen über die geometrische Struktur des Chips enthalten. Hierzu gehören nicht die Ausdehnungen und die Länge der Leiterbahnen, wohl aber die planare Anordnung des Netzes und die Verteilung der Leiterbahnen auf verschiedene Ebenen. Wir sprechen in diesem Zusammenhang von der logisch-topologischen Struktur des Chips. Die Entwurfsphase, die sich nur mit dieser Struktur befaßt, haben wir hier im Auge. Wir unterscheiden neben dieser Abstraktionsebene die „logisch-geometrische“ und die „physikalische“ Ebene.

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur

  1. [Be, Ho]
    Becker, B., Hotz, G.: „On the Optimal Layout of Planar Graphs with Fixed Boundary Technischer Bericht des SFB 124“, Nr. 3/83, S. 1–47Google Scholar
  2. [Be, Os]
    Becker, B., Osthof, H.-G.: “Layouts with Wires of Balanced Length”. Technischer Bericht des SFB 124, Nr. 7/84, S. 1–22Google Scholar
  3. [BHKM]
    Becker, B., Hotz, G., Kolla, R., Molitor, P.: „Ein CAD-System zum Entwurf integrierter Schaltungen“. Technischer Bericht des SFB 124, erscheint 1984Google Scholar
  4. [Gr, Ho]
    Groh, U., Hotz, G.: „Ein Planaritätstest für planarkonvexe Grapheneinbettungen mit linearer Komplexität“. Technischer Bericht des SFB 124, Nr. 2/84, S. 1–10.Google Scholar
  5. [Ho1]
    Hotz, G.: „Eine Algebraisierung des Syntheseproblems für Schaltkreise“. EIK, VIL. 1965, S. 185–231.Google Scholar
  6. [Ho2]
    Hotz, G.: „Schaltkreistheorie“ de Gruyter Berlin, New York 1974, S. 1–334zbMATHGoogle Scholar
  7. [Le, Me]
    Lengauer, T., Mehlhorn, G.: “The HILL System: A Design Environment for the Hierarchical Specification, Compaction, and Simulation of Integrated Circuit Layouts”. Technischer Bericht des SFB 124, Nr. 02/1983, S. 1–11Google Scholar
  8. [Sk]
    Sklansky, J.: “Conditional-Sum Addition Logic”. IRE-EC 9 (1960) S. 226–231MathSciNetGoogle Scholar
  9. [Sp]
    Spaniol, O.: „Arithmetik in Rechenanlagen“. Teubner Studienreihe Informatik, Stuttgart 1976.zbMATHGoogle Scholar
  10. [Lu, Vu]
    Luk, W.K., Vuillemin, J.: “Recursive Implementation of Optimal Time VLSI Integer Multipliers”. IFIP 1983, S155–168Google Scholar
  11. [Wa]
    Wallace, CS.: “A Suggestion for a Fast Multiplier” IEEE 13, 1964, S. 14–17zbMATHGoogle Scholar

Copyright information

© Springer-Verlag Berlin Heidelberg 1984

Authors and Affiliations

  • Günter Hotz
    • 1
  1. 1.Fachbereich Angewandte Mathematik und InformatikUniversität des SaarlandesSaarbrückenDeutschland

Personalised recommendations