Skip to main content
SpringerLink
Log in

Fehlertoleranz Bei Mikroprozessoren

  • Conference paper
Fehlertolerierende Rechnersysteme

Part of the book series: Informatik-Fachberichte ((INFORMATIK,volume 54))

Zusammenfassung

Ein mikroprogrammierbarer Prozessor bietet gute Voraussetzungen, Fehlererkennungs- und Fehlerkorrektureinrichtungen zu implementieren, die eine kontinuierliche Überwachung und unmittelbare Reaktion auf einen Fehler ermöglichen. Nach Darstellung der Grundlagen und Eigenschaften des hier angewandten Biresiduencodes wird die Realisierung der Zusatzlogik am Beispiel der Mikroprogrammsteuerung gezeigt. Aufwand und Fehlererkennungs- bzw. Fehlerkorrekturleistung werden diskutiert.

This is a preview of subscription content, log in via an institution to check access.

Access this chapter

Log in via an institution
Chapter
USD 29.95
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
eBook
USD 54.99
Price excludes VAT (USA)
  • Available as PDF
  • Read on any device
  • Instant download
  • Own it forever
Softcover Book
USD 69.99
Price excludes VAT (USA)
  • Compact, lightweight edition
  • Dispatched in 3 to 5 business days
  • Free shipping worldwide - see info

Tax calculation will be finalised at checkout

Purchases are for personal use only

Institutional subscriptions

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur

  1. Cook, R. W., Sisson, W. H. Story, Th. F. Toy, W. N. “Design of a Self-Checking Microprogram Control” IEEE Tr.on Computers, C-22, No.3, March73

    Google Scholar 

  2. Disparte, Ch. P. “A Self-Checking VLSI Microprocessor for Electronic Engine Control” FTCS-11,1981

    Google Scholar 

  3. Rao, Th. R. N. “Error Coding for Arithmetic Processors”, Academic Press, New York 1974

    MATH  Google Scholar 

  4. Szabó, N. S. and Tanaka, R. I. “Residue Arithmetic and its Application to Computer Technology”, McGraw-Hill, New York 1967

    Google Scholar 

  5. Rao, Th. R. N. Garica, O. N. “Cyclic and Multiresidue Code for Arithmetic Operations” IEEE Tr. on Information Theory, 11–17, No. 1, 1971

    Google Scholar 

  6. “Error Detecting Codes, Self-Checking Circuits and Applications”, Elsevier North Holland, New York 1978

    Google Scholar 

  7. Anderson, D. A. and Metze. A. and Metze. “Design of Totally Self-Checking Check Circuits for m-Out-of-n Cods”, IEEE Trans, on Computers, C-22,No. 3, March 1973

    Google Scholar 

Download references

Author information

Authors and Affiliations

  1. Fachbereich Elektrotechnik, Universität Duisburg, Germany

    Dipl.-Ing. M. Trautwein

  2. Fachgebiet Datenverarbeitung, Universität Duisburg, Germany

    Dipl.-Ing. M. Trautwein

Authors
  1. Dipl.-Ing. M. Trautwein
    View author publications

    You can also search for this author in PubMed Google Scholar

Editor information

Editors and Affiliations

  1. Gesellschaft für Mathematik und Datenverarbeitung mbH, Institut für Rechner- und Programmstrukturen, St. Augustin 1, Postfach 1240, 5205, Schloß Birlinghoven, Germany

    E. Nett

  2. Siemens AG Zentralbereich Technik, Zentrale Aufgaben Informationstechnik, Otto-Hahn-Ring 6, 8000, München 83, Germany

    H. Schwärtzel

Rights and permissions

Reprints and permissions

Copyright information

© 1982 Springer-Verlag Berlin Heidelberg

About this paper

Cite this paper

Trautwein, M. (1982). Fehlertoleranz Bei Mikroprozessoren. In: Nett, E., Schwärtzel, H. (eds) Fehlertolerierende Rechnersysteme. Informatik-Fachberichte, vol 54. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-68356-5_19

Download citation

  • DOI: https://doi.org/10.1007/978-3-642-68356-5_19

  • Publisher Name: Springer, Berlin, Heidelberg

  • Print ISBN: 978-3-540-11209-9

  • Online ISBN: 978-3-642-68356-5

  • eBook Packages: Springer Book Archive

Publish with us

Policies and ethics

Search

Navigation