Schnelle Berechnung von 2D-FIR-Filteroperationen mittels FPGA-Koprozessor microEnable

Zusammenfassung

Die Berechnung von Filteroperationen für 2D-Bilder erfordert hohe Rechenleistungen. Diese werden von herkömmlichen PC’s bei Echtzeitanwendungen meist nicht erbracht. Mit dem Einsatz des PCI-Boards microEnable, welches einen konfigurierbaren FPGA erhält, können schon 5 x 5 Filteroperationen um eine Größenordnung beschleunigt werden. In diesem Paper wird gezeigt, wie 1D- und 2D-FIR-Filter als Netzwerke auf dem FPGA umgesetzt werden können. Das Rechenwerk des Netzwerks wird als Pipline aufgebaut und arbeitet parallel. Desweiteren ist es möglich, Filterschaltungen aufzubauen, die gleichzeitig ankommende Bildelemente verarbeiten können. Es werden dann mehrere, parallel arbeitende Rechenwerke eingesetzt, die Rechenleistung erhöht sich entsprechend. Es zeigt sich, daß die Bearbeitungszeit der Bilder nahezu unabhängig von der Größe der Filtermasken ist. Limitierender Faktor ist hierbei die Bandbreite des PCI-Busses

Diese Arbeiten werden im Rahmen des Projekts OpenEye vom Wirtschaftsministerium des Landes Baden-Württemberg gefördert (AZ: 4-4332.62-IMS/4).