Advertisement

Busse

  • Christian Müller-Schloer
  • Ernst Schmitter
Chapter
  • 40 Downloads

Zusammenfassung

Die Struktur der Kommunikationspfade innerhalb eines Rechners ist ein wesentliches Merkmal der Rechnerarchitektur. Busse sind das am häufigsten verwendete Mittel, um diese Kommunikationspfade zu realisieren und die unterschiedlichen Komponenten und Subsysteme eines Rechners — wie CPU, FPU, Caches, Speicher, Graphiksystem etc. — zu verbinden. Dieses Kapitel gibt eine Einführung in die grundlegenden Funktionen eines Busses. Dazu diskutiert es mögliche Realisierungsalternativen, erklärt die Einzelkomponenten und Protokolle von Bussen und stellt die heute gebräuchlichsten Standard-Bussysteme für Workstations vor.

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur

  1. [ANDR 90]
    Andrews, W.: Bridging today’s buses to Futurebus. Computer Design 29 (1990) 3, pp. 72–84Google Scholar
  2. [ANSI 131]
    American National Standard for Information Systems: Small Computer System Interface (SCSI). ANSI X3.131–1986Google Scholar
  3. [BALA 84]
    Balakrishnan, R. V.: A Solution to the Bus Driving Problem. IEEE Micro 4 (1984) 8, pp. 23–27CrossRefGoogle Scholar
  4. [BARA 89]
    Baran, N.: EISA arrives. Byte 14 (1989) 11, pp. 93–98Google Scholar
  5. [BARR 84]
    Barret, R.: SCSI bus solves peripheral interface problems. Mini-Micro Systems 18 (1985) 5, pp. 241–246Google Scholar
  6. [BEIM 85]
    Beims, B.; La Violette, P.: SCSI protocol and controller ease bus arbitration. EDN, 30 (1983) March, pp. 227–230Google Scholar
  7. [BULL 90]
    Bullacher, J.: Futurebus +: Der Weg in die Zukunft. Elektronik 39 (1990) 20, S. 50–65Google Scholar
  8. [BORR 86]
    Borrill, P. L.: Objective Comparison of 32-Bit-Buses. Microprocessors and Microsystems 10 (1986), pp. 94–100CrossRefGoogle Scholar
  9. [BORR ??]
    Borrill, P. L.: What is Futurebus + ? In: ???, pp. 303–315Google Scholar
  10. [DEC 90]
    Digital Equipment Corporation, Workstation Base Product Marketing: TURBOchannel Overview. Palo Alto (CA), April 1990Google Scholar
  11. [DRUM 87]
    Drummond, J. R.: Three Bus Interface Designs for the PC. Byte, Extra Edition “Inside the IBM PCs”, 1987, pp. 225–245Google Scholar
  12. [FÄRB 87]
    Färber, G. (Hrsg.): Bussysteme. Parallele und serielle Bussysteme, lokale Netze. München: Oldenburg 1987Google Scholar
  13. [GALL 90]
    Gallant, J. A.: Futurebus +. EDN Special Report. EDN, 35 (1990) October, pp. 87–98Google Scholar
  14. [GEYE 83]
    Geyer, J.: Multibus II: 32-Bit-Bus für leistungsfähige offene Systeme. Elektronik 32 (1983) 26, S. 32–37 und Elektronik 33 (1984) 1,S. 52-55Google Scholar
  15. [GLAS 89]
    Glass, L. B.: EISA intern. Der neue Industriestandard ist keine Geheimsache mehr, c’t, (1989) 12, S. 152–162Google Scholar
  16. [GLAS 89]
    Gustavson, D. B.: Computer Buses — A Tutorial. IEEE Micro 4 (1984) 8, pp. 7–22MathSciNetCrossRefGoogle Scholar
  17. [HWAN 86]
    Hwang, K.; Briggs, F. A.: Computer Architecture and Parallel Processing. New York: McGraw Hill (2. Auflage) 1986Google Scholar
  18. [IBM 85]
    International Business Machines Corp.: IBM Personal Computer AT, Technical Reference Manual. September 1985Google Scholar
  19. [IEEE 896]
    IEEE P896.1: Futurebus+ Draft 8.2. IEEE Computer Society: Washington (DC)Google Scholar
  20. [INTE 83]
    intel: Multibus I Architecture Reference Book. Santa Clara (CA) 1983Google Scholar
  21. [INTE 84]
    intel: Multibus II Bus Architecture Specification Handbook. Santa Clara (CA) 1984Google Scholar
  22. [INTE 90]
    intel: MPC User’s Manual. Santa Clara (CA) 1990Google Scholar
  23. [KUHN 87]
    Kuhn, P.: Das ist der IBM-Mikro-Kanal-Bus. mc 6 (1987) 7, S. 70–75 und mc 6 (1987) 8, S. 42-48Google Scholar
  24. [LEIL 90]
    Leilich, H.-O.; Knaak, U.: Zeitverhalten synchroner Schaltwerke. Heidelberg: Springer 1990CrossRefGoogle Scholar
  25. [LEPO 90]
    Lepold, R.; Klas, G.: Generierung und analytische Auswertung stochastischer Petri-Netz-Modelle zur Bewertung komplexer Rechensysteme. In: Müller-Stoy, P. (Hrsg.): Proc. 11. ITG/GI-Fachtagung Architektur von Rechensystemen. München, März 1990. Berlin: VDE-Verlag 1990, S. 219–229Google Scholar
  26. [MOTO 85]
    Lohmeyer, J.: Use SCSI devices for multiprocessor, smart-I/O systems. EDN, 30 (1985) January, pp. 183–188Google Scholar
  27. [MOTO 85]
    Motorola: The VME-Bus Spezification. Phoenix (Ariz.) 1985Google Scholar
  28. [OHR 84]
    Ohr, S.: Three 32-bit-wide buses will give 32-bit μCs mainframe performance. Electronic Design, 32 (1984) 1, pp. 63–66Google Scholar
  29. [REIS 85]
    Reisig, W.: Petri-Netze. Eine Einführung. Berlin: Springer 1985Google Scholar
  30. [REIS 86]
    Reisig, W.: Systementwurf mit Netzen. Berlin: Springer 1986Google Scholar
  31. [SHIE 87]
    Shiell, J.: The 32-bit Micro Channel. Byte, Extra Edition ”Inside the IBM PCs”, 1987, pp. 59–64Google Scholar
  32. [SIEV 90]
    Sieverding, H.: Der SBus. Ein Bussystem für Desktop-Workstations. Elektronik 39 (1990) 20, S. 58–61Google Scholar
  33. [SUN 89]
    Sun Microsystems, Inc. (Frank, E. H.; Bradley, W. M.): The SBus Specification, Revision A. Mountain View (CA) September 1989Google Scholar
  34. [TAUB 84]
    Taub, D. M.: Arbitration and Control Acquisition in the Proposed IEEE 896 FutureBus. IEEE Micro 4 (1984) 8, pp. 28–41CrossRefGoogle Scholar
  35. [TI 83]
    Texas Instruments: NuBUS Specification. Irvine (CA) 1983Google Scholar
  36. [TI 90]
    Texas Instruments: Bus Interface Circuits, Application and Data Book. Irvine (CA) 1990Google Scholar
  37. [TIET 83]
    Tietze, U.; Schenk, Ch.: Halbleiter-Schaltungstechnik. Berlin: Springer (6. Auflage) 1983Google Scholar
  38. [TITU 85]
    Titus, J.: Two Buses Vie For 32-Bit System Supremacy. EDN 30, 1985, pp. 143–156Google Scholar
  39. [THEU 84]
    Theus, J.; Borrill, P. L.: An Advanced Communication Protocol for the Proposed IEEE 896 FutureBus. IEEE Micro 4 (1984) 8, pp. 42–56Google Scholar
  40. [WRIG 90]
    Wright, M.: Bus-interface ICs. EDN Special Report. EDN, 35 (1990) October, pp. 87–98Google Scholar
  41. [ZUBE 80]
    Zuberek, W. M.: Timed Petri Nets and Preliminary Performance Evaluation. Proc. of the 7th Ann. Symp. on Computer Architecture, La Baule (France) 1980Google Scholar

Copyright information

© Springer-Verlag Berlin Heidelberg 1991

Authors and Affiliations

  • Christian Müller-Schloer
    • 1
  • Ernst Schmitter
    • 2
  1. 1.Institut für Rechnerstrukturen und BetriebssystemeUniversität HannoverGermany
  2. 2.Zentralabteilung Forschung und EntwicklungSiemens AGMünchenGermany

Personalised recommendations