Advertisement

RISC — Compiler

  • Christian Müller-Schloer
  • Ernst Schmitter
Chapter
  • 40 Downloads

Zusammenfassung

Nach den RISC-Prinzipien entworfene Prozessoren sind nicht durch eine einzelne „RISC-Eigenschaft“ gekennzeichnet. Das typische Erscheinungsbild eines RISC wird vielmehr durch das Vorhandensein einer Reihe möglicher Eigenschaften geprägt. Die zum Erzielen dieser Eigenschaften notwendigen Maßnahmen sind nicht auf Hardware oder Software beschränkt. Die hohe Leistung von RISC- Systemen läßt sich vielmehr nur durch ein enges Zusammenspiel von Hardware und Software erreichen. Dieses Zusammenspiel beginnt bereits in frühen Entwurfsphasen und führt zu einer ausgeprägten gegenseitigen Beeinflussung.

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur

  1. [ABEL 85]
    Abelson, H.; Sussman, G. J.: Structure and Interpretation of Computer Programs. Cambridge, MA: The MIT Press 1985Google Scholar
  2. [AHO 86]
    Aho, A. V.; Sethi, R.; Ullman, J. D.: Compilers-Principles, Techniques, and Tools. Reading, MA: Addison-Wesley Publishing Company 1986Google Scholar
  3. [BODE 90]
    Bode, A.: Architektur von RISC-Rechner. In: RISC-Architekturen (Bode, A. (Hrsg.)). Mannheim: BI-Wissenschaftsverlag 1990Google Scholar
  4. [CHAI 81]
    Chaitin, G. J.; Auslander, M. A.; Chandra, A. K.; Cocke, M. E.; Hopkins, M. E.; Markstein, P. W.: Register Allocation via Coloring. Journal for Computer Languages 6 (1981), pp. 47–57CrossRefGoogle Scholar
  5. [CHAI 82]
    Chaitin, G. J.: Register Allocation & Spilling via Graph Coloring. Proc. SIGPLAN’ 82 Symp. on Computer Construction, SIGPLAN Notices, 17 (1982) 6, pp. 98–105MathSciNetCrossRefGoogle Scholar
  6. [CHOW 84]
    Chow, F.; Hennessy, J.: Register Allocation by Priority-based Coloring. Proc. SIGPLAN’ 84 Symposium on Compiler Construction, SIGPLAN Notices 19 (1984) 6, pp. 222–232CrossRefGoogle Scholar
  7. [CHOW 88]
    Chow, P.; Hennessy, J.: Reduced Instruction Set Computer Architectures. In: Computer Architecture (Milutivovic, V. M. (ed.)). New York: North-Holland 1988Google Scholar
  8. [COLW 88]
    Colwell, R. P.; Nix, R. P.; O’Donnell, J. J.; Papworth, D. B.; Rodman, P. K.: A VLIW Architecture for a Trace Scheduling Compiler. IEEE Transactions on Computers, C-37 (1988) 8, pp. 967–979CrossRefGoogle Scholar
  9. [DESI 88a]
    SPARC-Interna, Teil 1,2,3. Design & Elektronik (1988) 13, S.148–151; (1988) 14, S.97-101; (1988) 16, S.62-66Google Scholar
  10. [DESI 88b]
    Die RISC-Spirale dreht sich-die 88000-Familie ist angekündigt. Design&Elektronik (1988) 9, S.8–21Google Scholar
  11. [ELLI 86]
    Ellis, J. R.: Bulldog, A Compiler for VLIW Architectures. Cambridge, MA.: The MIT Press 1986Google Scholar
  12. [FISH 88]
    Fisher, J. A.: Microprogramming, Microprocessing and Supercomputing. Microprocessing and Microprogramming 24 (1988), pp. 17–20CrossRefGoogle Scholar
  13. [FURA 88]
    Fura, D. A.; Milutinovic, V. M.: Computer Design for Gallium Arsenide Technology. In: Computer Architecture. New York: North-Holland 1988Google Scholar
  14. [FURH 88]
    Furht, B.: A RISC Architecture with Two-Size, Overlapping Register Windows. IEEE Micro 8 (1988) 2, pp. 67–80CrossRefGoogle Scholar
  15. [GRAH 88]
    Graham, S. L.: Code Generation and RISC Architectures. In: Proc. Architektur und Betrieb von Rechensystemen, IFB 168, Berlin: Springer 1988Google Scholar
  16. [HENN 83]
    Hennessy, J. L.; Gross, T.: Postpass Code Optimization of Pipeline Constraints. ACM Transactions on Programming Languages and Systems 5 (1983) 3, pp. 422–448zbMATHCrossRefGoogle Scholar
  17. [HORS 87]
    Horster, P.; Manstetten, D.; Pelzer, H.: RISC-Reduced Instruction Set Computer-Konzepte und Realisierungen. Heidelberg: Huethig 1987Google Scholar
  18. [KATE 86]
    Katevenis, G. H.: Reduced Instruction Set Computer Architecture for VLSI. Cambridge, MA: The MIT Press 1986Google Scholar
  19. [LOEC 86]
    Loeckx, J.; Mehlhorn, K.; Wilhelm, R.: Grundlagen der Programmiersprachen. Stuttgart: Teubner 1987Google Scholar
  20. [MAYE 88]
    Mayer, U.; Reuveni, D.: RISC-MIPS von MIPS. Design&Elektronik (1988)14, S.90–96Google Scholar
  21. [PATT 85]
    Patterson, D. A.: Reduced Instruction Set Computers. Communications of the ACM 28 (1985) 1, pp. 76–89CrossRefGoogle Scholar
  22. [POET 88]
    Poetzsch-Heffter, A.: Reorganisieren von Basisblöcken für Pipeline-Prozessoren. In: Proc. Architektur und Betrieb von Rechensystemen, IFB 168, Berlin: Springer 1988Google Scholar
  23. [STEE 88]
    Steenkiste, P.; Hennessy, J. L.: LISP on a Reduced-Instruction-Set Processor: Characterization and Optimization. IEEE Computer 21 (1988) 7, pp. 34–45CrossRefGoogle Scholar
  24. [UNGA 87]
    Ungar, D. M.: The Design and Evaluation of a High Performance Smalltalk System. Cambridge, MA: The MIT Press 1987Google Scholar
  25. [WALL 86]
    Wall, D. W.: Global Register Allocation at Link Time. Proc. SIGPLAN’ 86 Symposium on Compiler Construction, SIGPLAN Notices 21 (1986) 7, pp.264–275CrossRefGoogle Scholar
  26. [WEIC 90]
    Weicker, R.: Leistungsmessung für RISC’s. In: RISC-Architekturen (Bode, A. (Hrsg.)). Mannheim: BI-Wissenschaftsverlag 1990Google Scholar
  27. [WIRT 87]
    Wirth, N.: Hardware Architectures for Programming Languages and Programming Languages for Hardware-Architectures. Proceedings ASPLOS II, Computer Architecture News 15 (1987) 5, pp. 2–7MathSciNetCrossRefGoogle Scholar
  28. [ZIMA 82]
    Zima, H.: Compilerbau Bd. I/II. Mannheim: BI-Wissenschaftsverlag 1982/1983Google Scholar

Copyright information

© Springer-Verlag Berlin Heidelberg 1991

Authors and Affiliations

  • Christian Müller-Schloer
    • 1
  • Ernst Schmitter
    • 2
  1. 1.Institut für Rechnerstrukturen und BetriebssystemeUniversität HannoverGermany
  2. 2.Zentralabteilung Forschung und EntwicklungSiemens AGMünchenGermany

Personalised recommendations