Advertisement

Superskalare Prozessoren und VLIW-Maschinen

  • Wolfgang K. Giloi
Part of the Springer-Lehrbuch book series (SLB)

Zusammenfassung

Der superskalare Prozessor und die Very Long Instruction Word Machine (VLIW-Maschine) beziehen beide ihre Leistung aus der Parallelarbeit mehrerer Funktionseinheiten (functional units). Dabei kann jede Funktionseinheit einen Maschinenbefehl ausführen; das heißt, beide Prozessorarten nutzen die potentielle Programmparallelität auf der Anweisungsebene. Die Funktionseinheiten sind Datenprozessoren, die alle auf einem gemeinsamen Registerfile arbeiten und für eine bestimmte Aufgabe spezialisiert sind. Beispiel sind:
  • Funktionseinheiten für die Ausführung von Ganzzahl-Operationen

  • Funktionseinheiten für die Ausführung von Gleitpunkt-Operationen

  • Funktionseinheiten für graphische Operationen.

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur zu Kapitel 6

  1. [BaN 89]
    Breternitz M., Nicolau A.: Tradeoffs Between Pipelining and Multiple Functional Units in Fine-grain Parallelism Exploitation, in L.P. and S.I. Kartashev(eds.): Proc. Fourth Internat. Conf on Supercomputing, Internat. Supercomputing Institute 1989, 239–247Google Scholar
  2. [BRU 92]
    Bruening U.: Architecture of High-Performance Processors, Internal Tech. Report, GMD-TUB FIRST 1992Google Scholar
  3. [CHO 83]
    Chow F.C.: A Portable Machine-Independent Global Optimizer—Design and Measurements, Ph.D. thesis, Stanford University 1983Google Scholar
  4. [COL 87]
    Collwell R.P.: A VLIW Architecture for a Trace Scheduling Compiler, Multiflow Computer Corp. 1987Google Scholar
  5. [DIG 92]
    Anonymous: Digital’s 21064 Microprocessor, Digital Equipment Corporation, Maynard, Mass. 1992Google Scholar
  6. [ELL 86]
    Ellis J.R.: Bulldog. A Compiler for VLIW Architectures, MIT Press, Cambridge, Mass. 1986Google Scholar
  7. [FIS 81]
    Fisher J.A.: Trace Scheduling: A Technique for Global Microcode Compaction, IEEE Trans.Computers C-30,7 (July 1981), 478–490CrossRefGoogle Scholar
  8. [FIS 84]
    Fisher J.A.: The VLIW Machine: A Multiprocessor for Compiling Scientific Code, COMPUTER 17,7 (July 1984), 45–53CrossRefGoogle Scholar
  9. [GAS 89]
    Gasperoni F.: Compilation Techniques for VLIW Machines, Tech. Report 435, New York University, Dept. of Computer Science, Courant Institute 1989Google Scholar
  10. [KOH 89]
    Kohn L.: Architecture of the Intel i860™ 64-bit Microprocessor, Proc. Spring Compcon (March 1989)Google Scholar
  11. [Liu 91]
    Liu D.: Methods of Fine-grain Optimization for Parallel Computer Architectures, Dissertation, Technische Universität Berlin, FB Informatik 1991Google Scholar
  12. [LOR 72]
    Lorin H.J.: Parallelism in Hardware and Software, Prentice-Hall, Englewood Cliffs, NJ 1972zbMATHGoogle Scholar
  13. [MOT 90]
    Anonymous: MC88110 32-Bit Microprocessor, Preliminary Functional Specification, Motorola Inc. 1990Google Scholar
  14. [NaF 89]
    Nowka K.J., Flynn M.J.: The Pipelined Processor as an Alternative to VLIW, in L.P. and S.I. Kartashev(eds.): Proc. Fourth Internat. Conf on Supercomputing, Internat. Supercomputing Institute 1989, 231–238Google Scholar
  15. [THO 64]
    Thornton J.E.: Parallel Operation in CDC 6600, Proc. AFIPS FJCC 1964 Google Scholar

Copyright information

© Springer-Verlag Berlin Heidelberg 1993

Authors and Affiliations

  • Wolfgang K. Giloi
    • 1
  1. 1.GMD und TU BerlinBerlin

Personalised recommendations