Advertisement

Speicherorganisation und Speicherverwaltung

  • Wolfgang K. Giloi
Part of the Springer-Lehrbuch book series (SLB)

Zusammenfassung

Die ständige Steigerung der Rechenleistung moderner Prozessoren führt zu einer immer größer werdenden Lücke zwischen der Verarbeitungsgeschwindigkeit des Prozessors und der Zugriffsgeschwindigkeit des Hauptspeichers. RISC-Prozessoren führen eine vollständige Operation — superskalare Prozessoren sogar mehrere Operationen — pro Takt aus, wobei die Taktfrequenzen bei 100...200 MHz liegen. Die Geschwindigkeit dynamischer Speicherbausteine hat hingegen über die Jahre deutlich weniger zugenommen. Eine Ausführung der Programme unmittelbar aus dem Haupt-speicher hätte daher zur Folge, daß der Prozessor nur mit einem Bruchteil seiner maximalen Leistung arbeiten könnte. Deshalb muß das Programm vorwiegend aus den auf dem Chip befindlichen Registerfiles bzw. den Caches ausgeführt werden, und es ist zu einem wesentlichen Ziel der Programmoptimierung durch den Compiler geworden, die Zahl der Hauptspeicherzugriffe zu minimieren.

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literatur zu Kapitel 4

  1. [BaN 89]
    Breternitz E.C.E., Nicolau A.: Tradeoffs Between Pipelining and Multiple Functional Units in Fine Grain Parallelism Exploitation, in Kartashev/ Kartashev(eds.): Proc. Super-computing’ 89, Supercomputer Structures and Computation, Internat. Supercomputing Inst. Inc, St. Petersburg, FA 1989Google Scholar
  2. [BRU 92]
    Bruening U.: High Performance Processor Architecture, Internal Tech. Report, GMD-TUB FIRST 1992Google Scholar
  3. [CaD 73]
    Coffmann E.G., Denning P.J.: Operating Systems Theory, Prentice-Hall, Englewood Cliffs, NJ 1973Google Scholar
  4. [COS 72]
    Cosserat D.C.A.: Capability-Oriented Multi-Processor System for Real-Time Applications, Proc. ICC Conf. 1972 (Washington, D.C., Oktober 1972)Google Scholar
  5. [DaH 66]
    Dennis J.B., van Horn E, C,: Programming Semantics for Multiprogrammed Computations, CACM 9,3 (March 1966), 143–155zbMATHGoogle Scholar
  6. [FAB 74]
    Fabry R.S.: Capability-Based Addressing, Comm. ACM 17,1 (July 1974), 403–412CrossRefGoogle Scholar
  7. [FaN 79]
    Feiertag R.J., Neumann P.G.: The Foundation of Provably Secure Operating System (PSOS), Proc. NCC 1979, 115–120Google Scholar
  8. [INT 81]
    Anonymous: iAPX43201 / iAPX43202 VLSI General Data Processor, Intel Corporation, Santa Clara, CA 1981Google Scholar
  9. [Kea 62]
    Kilburn T., Edwards D.B.G., Lanigan M.J., Sumner F.H.: One-level Storage System, IRE Trans. on Electron. Computers EC-11, 4 (April 1962), 223–235Google Scholar
  10. [KOB 88]
    Kober R.: Parallelrechner-Architekturen — Ansätze für imperative and deklarative Sprachen, Springer-Verlag 1988Google Scholar
  11. [KUC 78]
    Kuck D.: Computers and Computations, Vol. 1, John Wiley & Sons, New York 1978Google Scholar
  12. [MaD 79]
    McCauley E.J., Drongoswski P.: KSOS: Design of a Secure Operating System, Proc. NCC 1979Google Scholar
  13. [MOT 90]
    Anonymous: MC88110 32-Bit Microprocessor, Preliminary Functional Specification, Motorola Inc. 1990Google Scholar
  14. [SLA 91]
    Slater M.: MIPS Previews 64-Bit R4000 Architecture, Microprocessor Report 5,2 (February 6, 1991), 5–14Google Scholar
  15. [SaK 91]
    Siewiorek D., Koopman P.J.: The Architecture of Supercomputers — Titan, A Case Study, Academic Press, San Diego 1991zbMATHGoogle Scholar

Copyright information

© Springer-Verlag Berlin Heidelberg 1993

Authors and Affiliations

  • Wolfgang K. Giloi
    • 1
  1. 1.GMD und TU BerlinBerlin

Personalised recommendations