Zusammenfassung
Im folgenden werden fertigungstechnisch bedingte Fehler der Chipherstellung ermittelt. Dazu wurde eine Analyse von Chipfertigungen hinsichtlich Aspekten von Struktur, Organisation, Material- und Informationsfluß durchgeführt sowie die manuellen Eingriffe in den Fertigungsablauf untersucht Die Analyseergebnisse sind in der abschließenden Problemfelddefinition zusammengefaßt.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Author information
Authors and Affiliations
Rights and permissions
Copyright information
© 1990 Springer-Verlag, Berlin, Heidelberg
About this chapter
Cite this chapter
Sauter, KD. (1990). Analyse von Schwachstellen der Chipfertigung. In: Werkstückbegleitender Informationsspeicher als Basis für ein informationstechnisches Konzept für Halbleiterfertigungen. IPA-IAO — Forschung und Praxis, vol 149. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-47941-0_4
Download citation
DOI: https://doi.org/10.1007/978-3-642-47941-0_4
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-540-53236-1
Online ISBN: 978-3-642-47941-0
eBook Packages: Springer Book Archive