Zusammenfassung
Ein Superskalarprozessor besteht aus einem Ausführungsteil und einem Befehlsbereitstellungsteil. Die beiden Teile werden durch das Befehlsfenster voneinander entkoppelt. Der Ausführungsteil wird von der Anzahl der Ausführungseinheiten und der Zuordnungsbandbreite bestimmt. Die Aufgabe des Befehlsbereitstellungsteils ist es, den Ausführungsteil mit genügend Befehlen zu versorgen. Beide Teile des Prozessors müssen aufeinander abgestimmt entworfen werden.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
August DI, Hwu W-MW, Mahlke SA (1997) A Framework for Balancing Control Flow and Predication. MICRO-30, Research Triangle Park, NC, Dezember, 92–103
Diefendorff K (1999) Pentium III = Pentium II + SSE. Microprocessor Report, Band 13, Heft 3, 8. März, 77–83
Grunwald D, Klauser A, Manne S, Pleszkun A (1998) Confidence Estimation for Speculation Control. ISCA-25, Barcelona, Juni–Juli, 122–131
Jacobsen E, Rotenberg E, Smith JE (1996) Assigning Confidence to Control Conditional Branch Predictions. MICRO-28, Paris, 2.–4. Dezember, 142–152
Lee C-C, Chen I-CK, Mudge TN (1997) The Bi-Mode Branch Predictor. MICRO-30, Research Triangle Park, North Carolina, 1.–3. Dezember
Lee RB (1995) Accelerating Multimedia with Enhanced Microprocessors. IEEE Micro, Band 15, April, 22–32
Lipasti MH, Wilkerson CB Shen JP (1996) Value Locality and Load Value Prediction. ASPLOS-VII, Cambridge, MA, 1.–5. Oktober, 138–147
Palacharla S, Jouppi NP, Smith SE (1997) Complexity-Effective Superscalar Processors. ISCA-24, Denver, Juni, 206–218
Patel S, Friendly D, Patt Y (1999) Evaluation of Design Options for the Trace Cache Fetch Mechanism. IEEE Transactions on Computers 48, Februar, 193–204
Peleg A, Wilkie S, Weiser U (1997) Intel MMX for Multimedia PCs. Communications of the ACM Band 40, Heft 1, 25–38
Rotenberg E, Bennett S, Smith JE (1996) Trace Cache: A Low Latency Approach to High Bandwidth Instruction Fetching. MICRO-29, Paris, 1.–3. Dezember, 24–34
Sprangle E, Chappell RS, Alsup M, Patt YN (1997) The Agree Predictor: A Mechanism for Reducing Negative Branch History Interference. ISCA-24, Denver, Co., Juni, 284–291
Young C, Gloy N, Smith MD (1995) A Comparative Analysis of Schemes for Correlated Branch prediction. ISCA-22, Santa Marguerita Ligure, Italien, 276–286
Author information
Authors and Affiliations
Corresponding author
Rights and permissions
Copyright information
© 2010 Springer-Verlag Berlin Heidelberg
About this chapter
Cite this chapter
Brinkschulte, U., Ungerer, T. (2010). Die Superskalartechnik. In: Mikrocontroller und Mikroprozessoren. eXamen.press. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-05398-6_7
Download citation
DOI: https://doi.org/10.1007/978-3-642-05398-6_7
Published:
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-642-05397-9
Online ISBN: 978-3-642-05398-6
eBook Packages: Computer Science and Engineering (German Language)