Zusammenfassung
Aufgabe der Äquivalenzprüfung ist es, zu zeigen, dass das Verhaltensmodell einer Spezifikation und das Strukturmodell einer Implementierung die gleiche Funktion reprÄsentieren (siehe Abb. 4.1). Hierbei kann eine Prüfung zwischen zwei Beschreibungen auf der selben oder unterschiedlichen Abstraktionsebenen erfolgen. Obwohl auf vielen Abstraktionsebenen die Synthese mittlerweile automatisiert ablÄuft [426], ist eine Äquivalenzprüfung hÄufig notwendig, da die verwendeten Synthesewerkzeuge nicht zwangslÄufig fehlerfrei funktionieren. Zum anderen wird Äquivalenzpr üfung eingesetzt, um zu zeigen, dass das Verhalten zweier Implementierungen identisch ist. In diesem Fall dient eine der Implementierungen als Spezifikation (Referenz).
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
White, L. J. und E. I. Cohen: A Domain Strategy for Computer Program Testing. IEEE Transactions on Software Engineering, 6(3):247–257, 1980.
Ciesielski, M., P. Kalla, Z. Zheng und B. Rouzeyre: Taylor Expansion Diagrams: A Compact, Canonical Representation with Applications to Symbolic Verification. In: Proceedings of the Design, Automation and Test in Europe (DATE), Seiten 285–289, 2002.
Kalla, P., M. Ciesielski, E. Boutillon und E. Martin: High-Level Design Verification Using Taylor Expansion Diagrams: First Results. In: Proceedings of the High-Level Design Validation and Test Workshop (HLDVT), Seiten 13–17, 2002.
Gomez-Prado, D., Q. Ren, S. Askar, M. Ciesielski und E. Boutillon: Variable Ordering for Taylor Expansion Diagrams. In: Proceedings of the High-Level Design Validation and Test Workshop (HLDVT), Seiten 55–59, 2004.
Weyuker, E. J. und T. J. Ostrand: Theories of Program Testing and the Application of Revealing Subdomains. IEEE Transactions on Software Engineering, 6(3):236–246, 1980.
Fey, G., R. Drechsler und M. Ciesielski: Algorithms for Taylor Expansion Diagrams. In: Proceedings of the International Symposium on Multiple-Valued Logic (ISMVL), Seiten 235–240, 2004.
Ciesielski, M., P. Kalla und S. Askar: Taylor Expansion Diagrams: A Canonical Representation for Verification of Data Flow Designs. IEEE Transactions on Computers, 55(9):1188–1201, 2006.
Teich, J. und C. Haubelt: Digitale Hardware/Software-Systeme – Synthese und Optimierung. Springer, Berlin, Heidelberg, 2007. 2. erweiterte Auflage.
Liggesmeyer, P.: Software-Qualität – Testen, Analysieren und Verifizieren von Software. Spektrum Akademischer Verlag, Heidelberg, Berlin, 2002.
Clarke, L. A., J. Hassell und D. J. Richardson: A Close Look at Domain Testing. IEEE Transactions on Software Engineering, 8(4):380–390, 1982.
Ciesielski, M., P. Kalla, Z. Zeng und B. Rouzeyre: Taylor Expansion Diagrams: A New Representation for RTL Verification. In: Proceedings of the High-Level Design Validation and Test Workshop (HLDVT), Seiten 70–75, 2001.
Bryant, R. E.: Graph-Based Algorithms for Boolean Function Manipulation. IEEE Transactions on Computers, 35(8):677–691, 1986.
Molitor, P. und J. Mohnke: Equivalence Checking of Digital Circuits. Kluwer Academic Publishers, Boston, 2004.
Kropf, Thomas: Introduction to Formal Hardware Verification. Springer, Berlin, Heidelberg, 1999.
Author information
Authors and Affiliations
Corresponding author
Rights and permissions
Copyright information
© 2010 Springer-Verlag Berlin Heidelberg
About this chapter
Cite this chapter
Haubelt, C., Teich, J. (2010). Äquivalenzprüfung. In: Digitale Hardware/Software-Systeme. eXamen.press, vol 0. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-05356-6_4
Download citation
DOI: https://doi.org/10.1007/978-3-642-05356-6_4
Published:
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-642-05355-9
Online ISBN: 978-3-642-05356-6
eBook Packages: Computer Science and Engineering (German Language)