Zusammenfassung
Nach der Anforderungsanalyse und Durchführung des Entwurfs (siehe [426]) werden die Syntheseergebnisse verifiziert. Dies ist notwendig, da, insbesondere im Bereich eingebetteter Systeme, Implementierungen diversen Optimierungen unterworfen werden. Dies kann einerseits auch manuelle und somit fehleranfällige Verfeinerungen einschließen. Andererseits sind Synthesewerkzeuge typischerweise selbst nicht verifiziert, was bedeutet, dass nicht sichergestellt ist, dass das Syntheseergebnis korrekt ist.
This is a preview of subscription content, log in via an institution to check access.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Biere, A., A. Cimatti, E. M. Clarke und Y. Zhu: Symbolic Model Checking without BDDs. In: Tools and Algorithms for Construction and Analysis of Systems, Seiten 193–207. Springer, Berlin, Heidelberg, 1999.
McMillan, K. L.: Interpolation and SAT-Based Model Checking. In: Proceedings of the International Conference on Computer Aided Verification (CAV), Seiten 1–13, 2003.
Yuan, J., C. Pixley und A. Aziz: Constrained-Based Verification. Springer, New York, NY, U.S.A., 2006.
Burch, J. R., E. M. Clarke, K. L. McMillan, D. L. Dill und L. J. Hwang: Symbolic Model Checking: 1020 States and Beyond. In: Proceedings of the Symposium on Logic in Computer Science (LICS), Seiten 428–439, 1990.
Melham, T.: Abstraction Mechanisms for Hardware Verification. In: VLSI Specification, Verification and Synthesis, Seiten 129–157, 1988.
Goel, A., K. Sajid, H. Zhou, A. Aziz und V. Singhal: BDD Based Procedures for a Theory of Equality with Uninterpreted Functions. Journal of Formal Methods in System Design, 22(3):205–224, 2003.
Hopcroft, J. E., R. Motwani und J. D. Ullman: Einführung in die Automatentheorie, Formale Sprachen und Komplexitätstheorie. Pearson Studium, Deutschland, München, 2002. 2. Auflage.
Teich, J. und C. Haubelt: Digitale Hardware/Software-Systeme – Synthese und Optimierung. Springer, Berlin, Heidelberg, 2007. 2. erweiterte Auflage.
Lam, W. K.: Hardware Design Verification: Simulation and Formal Method-Based Approaches. Pearson Studium, Deutschland, Upper Saddle River, NJ, U.S.A., 2005.
Author information
Authors and Affiliations
Corresponding author
Rights and permissions
Copyright information
© 2010 Springer-Verlag Berlin Heidelberg
About this chapter
Cite this chapter
Haubelt, C., Teich, J. (2010). Verifikation. In: Digitale Hardware/Software-Systeme. eXamen.press, vol 0. Springer, Berlin, Heidelberg. https://doi.org/10.1007/978-3-642-05356-6_3
Download citation
DOI: https://doi.org/10.1007/978-3-642-05356-6_3
Published:
Publisher Name: Springer, Berlin, Heidelberg
Print ISBN: 978-3-642-05355-9
Online ISBN: 978-3-642-05356-6
eBook Packages: Computer Science and Engineering (German Language)