Zusammenfassung
In Abbildung 11.1 ist der Datenfluß einer beliebigen Zentraleinheit schematisch dargestellt. Daraus geht hervor, daß bei einer Datenoperation der Inhalt von 2 Registern A, B in der ALU verarbeitet und das Ergebnis dieser Operation wieder in ein drittes Register C geschrieben wird. Alternativ kann auch ein Operand aus dem Cache oder dem Hauptspeicher in ein Register E gelesen werden. Dafür ist ein weiteres Register D notwendig, in dem die Adresse des Wortes abgelegt ist, das aus dem Cache oder Hauptspeicher in ein Mehrzweckregister gelesen werden soll.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Rights and permissions
Copyright information
© 1998 Springer Fachmedien Wiesbaden
About this chapter
Cite this chapter
Herrmann, P. (1998). Pipelines. In: Rechnerarchitektur. Vieweg+Teubner Verlag, Wiesbaden. https://doi.org/10.1007/978-3-322-99662-6_11
Download citation
DOI: https://doi.org/10.1007/978-3-322-99662-6_11
Publisher Name: Vieweg+Teubner Verlag, Wiesbaden
Print ISBN: 978-3-528-05598-1
Online ISBN: 978-3-322-99662-6
eBook Packages: Springer Book Archive