Advertisement

Cache Speicher

  • Herbert Eichele

Zusammenfassung

Im Bereich der Großrechner werden Cache-Speicher seit langer Zeit eingesetzt. Nachdem die Forderung nach ständig höherer Leistungsfähigkeit von Mikroprozessorsystemen zum Einsatz von immer schnelleren Mikroprozessoren und Multiprozessorsystemen führt, muß auch der Mikrocomputer-Hardware-Entwickler mit immer komplexeren Speichersystemen arbeiten. Ein mittlerweile fester Bestandteil fortgeschrittener Speichertechnologie sind die Cache-Speicher, deren Funktionsweise und Probleme in diesem Kapitel behandelt werden.

Preview

Unable to display preview. Download preview PDF.

Unable to display preview. Download preview PDF.

Literaturverzeichnis

Bücher

  1. H. M. Deitel An Introduction to OPERATING SYSTEMS Addison–Wesley Publ. Co.., World Student Series, ISBN 0–201–14502–2, 1984, Kapitel 8Google Scholar
  2. D. C. Wyland CACHE TAG RAM CHIPS SIMPLIFY CACHE MEMORY DESIGN Google Scholar
  3. Integrated Device Technology, Application Note AN-07, Deutscher Distributor: SCANTEC GmbH BehringstraBe 10, 8033 PlaneggGoogle Scholar
  4. J. Archibald, J-L. Baer Cache Coherence Protocols: Evaluation Using a Multiprocessor Simulation Model ACM Trans. on Comp. Syst. Vol. 4 No. 4 (Nov. 86), Seite 273–298Google Scholar
  5. S. J. Frank Tightly coupled multiprocessor system speeds memory-access time Electronics, 12. Jan. 84, Seite 164–169Google Scholar
  6. ILL Bril, A.J. Van de Goor Software transparent cache consistency scheme for a VMEbus-based system Microprocessors and Microsystems, Vol. 12 No. 9 Nov. 88, Seite 513–518Google Scholar
  7. W. Mayberry, G. Efland CACHE BOOSTS MULTIPROCESSOR PERFORMANCE COMPUTER DESIGN, Nov. 84, Seite 133–138Google Scholar
  8. F. A. Briggs Synchronization, Coherence, and Event Ordering in Multiprocessors COMPUTER, Feb. 88, Seite 9–21Google Scholar
  9. A. Lehmann PERFORMANCE EVALUATION AND PREDICTION OF STORAGE HIERARCHIES PERFORMANCE 80, Toronto 27.-30.5.80, Seite 43–54 Google Scholar
  10. D. Burns, D. Jones 25 MHz Logical Cache for an MC68020 Motorola Application Note ANE003/D 1987 Google Scholar
  11. J-L. Baer, C. Girault Design of a Parallel Architecture for the Cache Coherence Problem PARALLEL COMPUTING 85, Seite 411–417 Google Scholar
  12. W. Andrew ASIC memories: bigger, faster, and customized COMPUTER DESIGN, Oct. 88, Seite 44–62Google Scholar
  13. P. Sweazey, A. J. Smith A Class of Compatible Cache Consistency Protocols and their Support by the IEEE Futurebus IEEE 1986 0884–7495, Seite 414–423 Google Scholar
  14. A.J. Smith Cache Evaluation and the Impact of Workload Choice IEEE 1985 0149–7111 Seite 64–73 Google Scholar
  15. P. Bitar, A. M. Despain Multiprocessor Cache Synchronization: Issues, Innovations, Evolution IEEE 1986 0884–7495 Seite 424–433Google Scholar
  16. S. lacobovici, M. Baron Integrated MMU, cache raise system level issues COMPUTER DESIGN, 15. Mai 87, Seite 75–79Google Scholar
  17. A.J. Van de Goor, A.C. Van Wijngaarden ultiprocessing memory subsystem icroprocessors and Microsystems, Vol. 11 No. 7 Sept. 87, Seite 357–364 Google Scholar
  18. R. Gregory Caching designs eliminate wait states to relieve bottlenecks MPUTER DESIGN, 15.Okt. 88, Seite 65–73 Google Scholar
  19. M. Dubois, C. Scheurich, F. Briggs MEMORY ACCESS BUFFERING IN MULTIPROCESSORS IEEE 1986, 0884–7495, Seite 434–442 Google Scholar
  20. C. Alexander, W. Keshlear, F. Cooper (Texas Instruments) F. Briggs (Rice University) CACHE MEMORY PERFORMANCE INA UNIX ENVIRONMENT VorabdruckGoogle Scholar
  21. J. C. Circello, R. H. Duerden, D. A. Pollek Refined method brings precision to performance analysis Computer Design, 1. März 89, Seite 77–82Google Scholar

Copyright information

© B. G. Teubner Stuttgart 1990

Authors and Affiliations

  • Herbert Eichele
    • 1
  1. 1.Georg-Simon-Ohm-Fachhochschule NürnbergEckentalDeutschland

Personalised recommendations