Zusammenfassung
Exemplarisch am Beispiel von systolischen Arrays wird in Abschnitt 8.1 gezeigt, wie man aus dem im vorigen Kapitel vorgestellten und der Register-Transfer-Ebene zugeordneten Formalismus automatisch eine HADLOP-BeSchreibung auf Logikebene ableiten kann. In Abschnitt 8.2 wird die Vorgehensweise am Beispiel eines systolischen Ganzzahlen- arithmetikarrays gezeigt. Dieses Ganzzahlenarithmetikarray hat nicht nur wegen der automatischen Ableitung sondern auch aufgrund seiner Funktion eine wichtige Bedeutung. In der Literatur zu findende Vorschläge für digitale optische Arithmetikeinheiten beschränken sich zumeist auf Addierer. Subtraktion, Multiplikation oder Division werden in diesen Vorschlägen auf durch den Compiler zu berücksichtigende, mehrfach auszuführende Additionsoperationen zurückgeführt [CaBo89],[BrKu90]. Die in Abschnitt 8.2 vorgeschlagene Architektur sieht dagegen eine reine Hardwarelösung vor.
Access this chapter
Tax calculation will be finalised at checkout
Purchases are for personal use only
Preview
Unable to display preview. Download preview PDF.
Author information
Authors and Affiliations
Rights and permissions
Copyright information
© 1994 B. G. Teubner Stuttgart
About this chapter
Cite this chapter
Erhard, W., Fey, D. (1994). Übergang von der Register -Transfer -Ebene zur Logikebene. In: Parallele digitale optische Recheneinheiten. Vieweg+Teubner Verlag. https://doi.org/10.1007/978-3-322-92150-5_8
Download citation
DOI: https://doi.org/10.1007/978-3-322-92150-5_8
Publisher Name: Vieweg+Teubner Verlag
Print ISBN: 978-3-519-02293-0
Online ISBN: 978-3-322-92150-5
eBook Packages: Springer Book Archive